?直接數(shù)字頻率合成知識(shí)點(diǎn)匯總（原理_組成_優(yōu)缺點(diǎn)_實(shí)現(xiàn)）

本文開(kāi)始介紹了直接數(shù)字頻率合成的概念與原理，其次介紹了直接數(shù)字頻率合成優(yōu)缺點(diǎn)與構(gòu)成，最后介紹了直接數(shù)字頻率合成系統(tǒng)實(shí)現(xiàn)方式。

直接數(shù)字頻率合概述

DDS同DSP(數(shù)字信號(hào)處理)一樣，也是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器(Direct Digital Synthesizer)的英文縮寫(xiě)。DDS是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術(shù)。

直接數(shù)字頻率合成是一種新的頻率合成技術(shù)和信號(hào)產(chǎn)生的方法，具有超高速的頻率轉(zhuǎn)換時(shí)間、極高的頻率分辨率分辨率和較低的相位噪聲，在頻率改變與調(diào)頻時(shí)，DDS能夠保持相位的連續(xù)，因此很容易實(shí)現(xiàn)頻率、相位和幅度調(diào)制。此外，DDS技術(shù)大部分是基于數(shù)字電路技術(shù)的，具有可編程控制的突出優(yōu)點(diǎn)。因此，這種信號(hào)產(chǎn)生技術(shù)得到了越來(lái)越廣泛的應(yīng)用，很多廠家已經(jīng)生產(chǎn)出了DDS專(zhuān)用芯片，這種器件成為當(dāng)今電子系統(tǒng)及設(shè)各中頻率源的首選器件。

直接數(shù)字頻率合成原理

工作過(guò)程為：

1、將存于數(shù)表中的數(shù)字波形，經(jīng)數(shù)模轉(zhuǎn)換器D/A，形成模擬量波形。

2、兩種方法可以改變輸出信號(hào)的頻率：

(1)改變查表尋址的時(shí)鐘CLOCK的頻率，可以改變輸出波形的頻率。

(2)、改變尋址的步長(zhǎng)來(lái)改變輸出信號(hào)的頻率.DDS即采用此法。步長(zhǎng)即為對(duì)數(shù)字波形查表的相位增量。由累加器對(duì)相位增量進(jìn)行累加，累加器的值作為查表地址。

3、D/A輸出的階梯形波形，經(jīng)低通(帶通)濾波，成為質(zhì)量符合需要的模擬波形。

直接數(shù)字頻率合成系統(tǒng)的構(gòu)成

直接數(shù)字頻率合成主要由標(biāo)準(zhǔn)參考頻率源、相位累加器、波形存儲(chǔ)器、數(shù)/模轉(zhuǎn)換器、低通平滑濾波器等構(gòu)成。其中，參考頻率源一般是一個(gè)高穩(wěn)定度的晶體振蕩器，其輸出信號(hào)用于DDS中各部件同步工作。DDS的實(shí)質(zhì)是對(duì)相位進(jìn)行可控等間隔的采樣。

直接數(shù)字頻率合成優(yōu)缺點(diǎn)

優(yōu)點(diǎn)：

(1)輸出頻率相對(duì)帶寬較寬

輸出頻率帶寬為50%fs(理論值)。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的 抑制，實(shí)際的輸出頻率帶寬仍能達(dá)到40%fs。

(2)頻率轉(zhuǎn)換時(shí)間短

DDS是一個(gè)開(kāi)環(huán)系統(tǒng)，無(wú)任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得DDS的頻率轉(zhuǎn)換時(shí)間極短。事實(shí)上，在 DDS的頻率控制字改變之后，需經(jīng)過(guò)一個(gè)時(shí)鐘周期之后按照新的相位增量累加，才能實(shí)現(xiàn)頻率的轉(zhuǎn) 換。因此，頻率時(shí)間等于頻率控制字的傳輸，也就是一個(gè)時(shí)鐘周期的時(shí)間。時(shí)鐘頻率越高，轉(zhuǎn)換時(shí) 間越短。DDS的頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級(jí)，比使用其它的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。

(3)頻率分辨率極高

若時(shí)鐘fs的頻率不變，DDS的頻率分辨率就是則相位累加器的位數(shù)N決定。只要增加相位累加器的 位數(shù)N即可獲得任意小的頻率分辨率。目前，大多數(shù)DDS的分辨率在1Hz數(shù)量級(jí)，許多小于1mHz甚 至更小。

(4)相位變化連續(xù)

改變DDS輸出頻率，實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在 改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號(hào)相位的連續(xù)性。

(5)輸出波形的靈活性

只要在DDS內(nèi)部加上相應(yīng)控制如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM，即可以方便靈活地實(shí) 現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生FSK、PSK、ASK和MSK等信號(hào)。另外，只要在DDS的波形存儲(chǔ)器 存放不同波形數(shù)據(jù)，就可以實(shí)現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。當(dāng) DDS的波形存儲(chǔ)器分別存放正弦和余弦函數(shù)表時(shí)，既可得到正交的兩路輸出。

(6)其他優(yōu)點(diǎn)

由于DDS中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、 體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性價(jià) 比極高。

缺點(diǎn)：

DDS也有局限性，主要表現(xiàn)在：

(1)輸出頻帶范圍有限

由于DDS內(nèi)部DAC和波形存儲(chǔ)器(ROM)的工作速度限 制，使得DDS輸出的最高頻有限。目前市場(chǎng)上采用CMOS、 TTL、ECL工藝制作的DDS工習(xí)片，工作頻率一般在幾十 MHz至400MHz左右。采用GaAs工藝的DDS芯片工作頻 率可達(dá)2GHz左右。

(2)輸出雜散大

由于DDS采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。其來(lái) 源主要有三個(gè)：相位累加器相位舍位誤差造成的雜散;幅 度量化誤差(由存儲(chǔ)器有限字長(zhǎng)引起)造成的雜散和DAC 非理想特性造成的雜散。

直接數(shù)字式頻率合成器基本技術(shù)實(shí)現(xiàn)方案

(1)采用高性能的DDS單片電路解決方案

隨著DDS技術(shù)和VLSI的發(fā)展，DDS單片化在九十年代就已經(jīng)完成。由于DDS芯片性能日漸完善，促成了許多DDS芯片生產(chǎn)廠家出現(xiàn)，它們推出了許多性能優(yōu)越的DDS芯片，為電路設(shè)計(jì)者提供了多種選擇。其中AD公司的DDS系列產(chǎn)品性價(jià)比較高，目前取得了極為廣泛的應(yīng)用。

(2)自行設(shè)計(jì)基于可編程器件的解決方案

由于可編程邏輯器件的規(guī)模大、速度快、可編程，以及有強(qiáng)大的EDA軟件支持等特性，十分適合實(shí)現(xiàn)DDS系統(tǒng)的數(shù)字部分。在高可靠性的應(yīng)用領(lǐng)域，如果設(shè)計(jì)合理得當(dāng)，將不會(huì)存在類(lèi)似MCU的復(fù)位不可靠等問(wèn)題。而且由于它的高度集成，完全可以將整個(gè)系統(tǒng)下載到同一個(gè)芯片當(dāng)中，實(shí)現(xiàn)所謂的片上系統(tǒng)，從而大大縮小產(chǎn)品的體積，提高了系統(tǒng)的可靠性。

(3)基于FPGA的DDS系統(tǒng)合成方案

通過(guò)FPGA控制DDS產(chǎn)生線性調(diào)頻信號(hào)及跳頻信號(hào)?；贔PGA的DDS系統(tǒng)技術(shù)可以產(chǎn)生多種調(diào)制方式以及多種組合方式，并且可以實(shí)現(xiàn)多個(gè)DDS芯片的功能，更加集成。

事實(shí)上，除了這三種基礎(chǔ)合成方案外，還可考慮這三種方案的優(yōu)勢(shì)組合，形成新的方案。

直接數(shù)字頻率合成系統(tǒng)實(shí)現(xiàn)

1、DSP及DDS芯片介紹

本次設(shè)計(jì)采用DSP控制DDS實(shí)現(xiàn)頻率合成器。使用TI公司生產(chǎn)的DSP處理器TMS320VC5402和ADI公司生產(chǎn)的DDS芯片AD9835，下面分別對(duì)這兩個(gè)芯片做簡(jiǎn)單介紹。

數(shù)字信號(hào)處理器(DSP)是在模擬信號(hào)變換成數(shù)字信號(hào)以后進(jìn)行高速實(shí)時(shí)處理的專(zhuān)用處理器，其處理速度比最快的通用CPU還快1O一50倍。在當(dāng)今的數(shù)字化時(shí)代，DSP己成為通信、計(jì)算機(jī)、消費(fèi)類(lèi)電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件，被稱為信息社會(huì)革命的旗手。

VC5402是TI公司1999年10月推出性價(jià)比較高的定點(diǎn)數(shù)字信號(hào)處理器，VC5402具有先進(jìn)的改進(jìn)型哈佛結(jié)構(gòu)，操作速率可達(dá)100MIPS;多總線結(jié)構(gòu)。VC5402的存儲(chǔ)器的配置比較靈活，主要由模式寄存器PMST里的OVLY、DROM和MP/MC位進(jìn)行配置。其中，OVLY和DROM上電復(fù)位均為0，而MP/MC決定配置DSP為微處理器/微機(jī)模式。上電后采樣MP/MC引腳信號(hào)，保存在MP/MC位，可以在DSP運(yùn)行中由軟件配置該位。

AD9835是AD公司生產(chǎn)的一款CMOS工藝完備的DDS芯片，5V供電。它的最高時(shí)鐘頻率可達(dá)50MHZ。AD9835主要由數(shù)控振蕩器(NCO)和相位調(diào)制器、正弦查詢表以及一個(gè)10位數(shù)模轉(zhuǎn)換器(DAC)組成。其中數(shù)控振蕩器和相位調(diào)制器部分包含兩個(gè)32位的頻率寄存器、一個(gè)32位的相位累加器和四個(gè)12位的相位寄存器。

2、系統(tǒng)硬件實(shí)現(xiàn)

系統(tǒng)硬件框圖如圖2所示：

選用的FLASH存儲(chǔ)器為AM29LV160D。由DSP芯片通過(guò)CPLD對(duì)FLASH進(jìn)行邏輯控制。這樣可以使系統(tǒng)的存儲(chǔ)器配置更加靈活。由于外擴(kuò)了FLASH，DSP要對(duì)FLASH進(jìn)行正常讀寫(xiě)的邏輯時(shí)序控制就由CPLD來(lái)實(shí)現(xiàn)，由于CPLD可在線編程，使得日后系統(tǒng)的邏輯的修改也非常方便，這比用傳統(tǒng)的組合邏輯電路設(shè)計(jì)要靈活方便，只需要的是將DSP對(duì)FLASH讀寫(xiě)時(shí)序分析清楚。在此采用的是Altera公司的EPM7064S來(lái)完成以上功能。

電源芯片采用rI’I公司生產(chǎn)的TPS767D318，該芯片是雙電源輸出，每個(gè)電源輸出都有單獨(dú)的復(fù)位和輸出使能控制。它采用TSSOP封裝，固定兩路電壓輸出，第一路輸出1.8V，第二路輸出電壓為3.3V。該芯片同時(shí)還提供)兩路復(fù)位信號(hào)，該系統(tǒng)中只使用了第二路復(fù)位信號(hào)，芯片的22引腳輸出低電平復(fù)位信號(hào)，復(fù)位后需為高電平，上拉為3.3V。

數(shù)字解調(diào)實(shí)驗(yàn)時(shí)采用的信號(hào)是已調(diào)模擬信號(hào)，模擬信號(hào)不能直接送人DSP中，要先由模數(shù)轉(zhuǎn)換器(AD)轉(zhuǎn)換為數(shù)字信號(hào)后，再送入DSP中進(jìn)行數(shù)字解調(diào)和基帶處理。模數(shù)轉(zhuǎn)換器選用了AD公司的AD轉(zhuǎn)換芯片AD7822。AD7822是20腳的8位模數(shù)轉(zhuǎn)換芯片，最大采樣率可以達(dá)到2MSPS。AI)7822以并行的方式和DSP相連。數(shù)模轉(zhuǎn)換(DA)模塊的功能就是完成數(shù)字信號(hào)的模擬化，在進(jìn)行數(shù)字調(diào)制實(shí)驗(yàn)時(shí)通過(guò)DA模塊把DSP輸出的已調(diào)數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，可以為解調(diào)實(shí)驗(yàn)提供一個(gè)已調(diào)的模擬信號(hào)，也可以通過(guò)示波器觀測(cè)調(diào)制信號(hào)波形。該模塊選用了AD公司的芯片AD7303。